fpga

0열

1답변

VHDL에서 월 번호와 월 일수를 나타내는 캘린더를 만드시겠습니까?

질문 : 달 번호와 월 표시 요일을 나타내는 캘린더를 만드시겠습니까? 조합형 및 순차 VHDL 구문 모두에서 작성 하시겠습니까? 저는이 VHDL에 익숙하지 않습니다. 월요일에 퀴즈를 씁니다. 누구나 시작할 위치와 VHDL 프로그래밍을 시작하는 방법에 대해 알 수 있습니까? 어떤 도움이 크게 .. 감사

calendar vhdl fpga encoder decoder 2013-09-21

---

0열

1답변

std_logic_vector를 초기화하는 방법은 무엇입니까? 내가 잘하지만, 내선 벡터는 초기화되지 않은 상태로 유지 초기화이 RAM 모듈 STR 벡터에 대한 시뮬레이션을 실행하면

는이 코드 --RAM module library IEEE; use IEEE.STD_LOGIC_1164.all; use IEEE.numeric_std.all; entity RAM is generic( address_length, data_length : integer); port( addr : in std_logic

initialization vhdl fpga modelsim 2013-10-03

---

1열

2답변

Zynq SoC의 간단한 덧셈기 제어 신호 - Zedboard

저는 Zedboard를 처음 사용하고 있으며 현재 일반 FPGA 보드에서 작업하고있는 복잡한 하드웨어 가속기를 전송하기 위해 노력하고 있습니다. 어쨌든 저는 실행할 수 있기 전에 걸어서 가고 싶습니다. Zedboard 스피드 웨이 튜토리얼을 끝내고 작은 프로젝트를 가지고 놀고 있습니다. 처음 어떤의 간단한 가산 촉진제 인 다음 PL (프로그래머블 로직)에

vhdl fpga hardware-acceleration zynq 2013-10-04

---

0열

1답변

Xilinx-FPGA Virtex5/7의 메모리를 x86-CPU의 주소 공간에 매핑 된 메모리로 사용하는 방법은 무엇입니까?

Xilinx-FPGA Virtex5/7의 메모리를 Intel x86_64-CPU의 메모리 가상 및/또는 실제 주소 공간에 매핑 할 수 있으며 어떻게 할 수 있습니까? 최대한으로 CPU에서 FPGA의 메모리로 직접 메모리 액세스 (DMA)가있는 단일 단일 주소 공간을 사용해야합니다 (예 : CPU-RAM에 대한 간단한 메모리 액세스). CPU : x86_64

fpga xilinx dma memory-mapping virtex 2013-10-04

---

2열

1답변

FPGA의 스레드 (자일링스 버텍스 5/7)는 무엇이며 얼마나 많은 수를 가질 수 있는가?

FPGA (Xilinx Virtex 5/7)의 실행 스레드는 무엇이며 이론적으로 얼마나 많은 수 (최소 및 최대)가 될 수 있습니까?

multithreading fpga xilinx virtex 2013-10-05

---

0열

2답변

하드웨어 변경과 관련하여 주어진 situtaion을 어떻게 처리 할 수 ​​있습니까?

FPGA 장치와 관련된 프로덕션 코드를 유지 관리하고 있습니다. FPGA의 이전 레지스터는 32 비트이고 이러한 레지스터에 대한 읽기/쓰기는 정밀하게 작동합니다. 그러나 하드웨어가 변경되었으므로 FPGA 디바이스를 최신 버전의 FPGA 디바이스로 읽고 FPGA 레지스터에 쓰는 데 어려움을 겪었습니다. 일부 R & D 이후에 우리는 FPGA 레지스터가 더 이

c linux linux-device-driver embedded-linux fpga 2013-10-05

---

0열

1답변

사용자 지정 IP 코어 (Zedboard)에 사용자 지정 외부 포트가 표시되지 않습니다.

사용자 지정 IP 주변 장치 (my_perph)를 구축하려고합니다. CIP 도구를 사용하여 기본 Perph를 생성하고 이제 내 사용자 정의 외부 포트 (my_port)를 추가하려고합니다. 기본적으로이 튜토리얼 http://www.programmableplanet.com/author.asp?section_id=2142&doc_id=264841을 따라갔습니다.

hardware vhdl fpga xilinx 2013-10-07

---

2열

1답변

모니터에 표시되는 VHDL 코드 실행

VHDL 및 FPGA를 처음 사용합니다. Cyclone 2, DE 1 보드가 있습니다. 나는 뭔가의 애니메이션을 생산하는 등의 VHDL 프로그래밍을 시도하고있다. (알고리즘이라고한다). 저는 이사회에서 일했고 스위치로 연주했습니다. 이제 가장 큰 문제는 디스플레이를 만드는 것입니다. 간단한 프로그램의 경우 .sof 파일을로드하고 스위치를 직접 조작합니다.

vhdl fpga 2013-10-09

---

0열

2답변

왜 C 컴파일 시간이 오래 걸리나요?

C 프로젝트를 컴파일 할 때 빠른 Intel I7 CPU를 사용하더라도 약 90 초가 걸릴 수 있습니다. 컴파일은 낮은 수준의 작업이거나 빌드 시간이 오래 걸리는 이유입니까? 내 환경은 Altera DE2 FPGA 용 Nios 2 IDE입니다.

c compilation fpga altera nios 2013-10-09

---

0열

1답변

Verilog에서 인스턴스화 된 모듈을 차례로 활성화하는 방법

하나의 모듈에서 다른 모듈을 인스턴스화했습니다. 순서대로 실행하고 싶습니다. 모든 모듈을 활성화하고 확인하는 신호가 있습니다. 어떻게해야합니까? 다음은 코드입니다 : module memorycontroller( input [7:0] A, input [7:0] B, input [1:0] adrress, input clk,

module verilog fpga xilinx 2013-08-31

---