fpga

    0열

    1답변

    자일링스에서 맞춤형 IP를 추가하는 동안 소프트웨어 액세스 가능 레지스터 란 정확히 무엇이겠습니까?

    소프트웨어 액세스 가능 레지스터가 무엇인지 정확히 이해할 수 있습니까? 내가 이해할 수있는 것은 이러한 레지스터가 메모리 매핑되어 있으므로 필요에 따라 프로세서/사용자 지정 IP/RAM에서 액세스 할 수있는 데이터를 보낼 수 있기 때문입니다. 내가 잘못하면 저를 교정하십시오. 누군가 내 이해를 바로 잡을 수 있으면 고맙겠습니다! 안부
    fpga xilinx 2013-08-08

    8열

    3답변

    FPGA에서 날짜 및 시간 컴파일

    VHDL에서 C 소스 코드 - 매크로 __DATE__ 및 __TIME__ 과 비슷한 것을 사용하여 일종의 버전 타임 스탬프로 FPGA에서 컴파일 시간을 사용할 수 있습니까? >>> 새로 추가 된 사람 < < <을 VHDL로 하드 코딩 된 날짜를 FPGA 레지스터에 넣는 다음 기존 코드를 수정하고 싶습니다. 컴파일하기 전에 항상 값을 조정해야한다는 것을 기억
    vhdl fpga altera nios 2013-08-09

    1열

    1답변

    자일링스 FPGA에서 슬라이스 LUT 및 슬라이스 레지스터로 최적화 선택

    슬라이스 LUT가 사용되고 슬라이스 레지스터가 사용되는 경우 자일링스 FPGA에서 다른 사람이 생각해 본 사람이 있습니까? 특정 리소스 중 하나를 명시 적으로 타겟팅 할 수있는 다양한 디자인 선택은 무엇입니까?
    verilog fpga xilinx 2013-08-09

    1열

    1답변

    사양을 따르면 SPI 슬레이브가 작동하지 않습니까?

    필자는 Verilog에 SPI 슬레이브를 작성했다. 거기에 몇 가지 구현이 있지만, 나는 아직도 Verilog 및 디지털 논리를 일반적으로 배우기 때문에, 나는 스스로 작성하려고 노력하기로 결정했습니다. 내 구현이 작동합니다. 그러나 그것을 작동시키기 위해서는 변화를 만들어야하고, 변화를 만들어 내 구현은 모토로라 SPI 스펙과 확연히 다릅니다. 나는 이것
    verilog fpga spi 2013-08-13

    2열

    2답변

    FPGA 리소스 추정

    구성 요소에 필요한 플립 플롭 수를 계산하여 리소스 사용량을 계산합니다. 예를 들어, 내가 ins_controldata (간단한 카운터 및 일부 I/O)을 계산할 때 32 개의 flipflops를 사용합니다. 이 구성 요소의 세부 맵 보고서, 섹션 13 - 계층 별 사용률을 살펴보면 필자의 추정치가이 구성 요소에 사용 된 슬라이스 레지스터의 수와 비슷하다는
    resources vhdl slice fpga finite-state-machine 2013-08-13

    1열

    1답변

    블록 부동 소수점 대 정규 부동 소수점 연산

    정규 부동 소수점 대신 블록 부동 소수점을 사용하는 것이 궁금합니다. 블록 부동 소수점은 어느 시점에서 충분하지 않습니까?
    math architecture floating-point fpga 2013-08-14

    0열

    1답변

    무한대까지 연속 신호 생성

    내 FPGA를 사용하여 AW 생성기를 만들려고합니다. 그래서 저는 FPGA DDR2에 데이터를 쓰고 있습니다. 거기에서 캐스케이드 된 BRAM을 사용하여 fifo로 신호를 만들고 싶습니다. 내 연속 파형을 생성하기 위해 동일한 데이터 세트 (DDR2로 작성된)를 반복해서 읽고 싶습니다. 나는 신호를 생성 할 수 있지만 불행히도 나는 더 이상 반복해서 반복
    signals vhdl fpga 2013-08-15

    3열

    1답변

    systemverilog 소스 트리에서 한 소스 파일의 오프셋을 등록하십시오.

    내 systemverilog 디자인의 레지스터 오프셋이 전체 프로젝트의 한 파일에서 파생되도록 소스 파일 구조를 만들고 싶습니다. 동기는 모든 레지스터 오프셋이 소프트웨어 팀에 전달 될 수있는 하나의 파일에 있다는 것입니다. 이후 주소 맵을 변경하면 하나의 파일 만 변경해야합니다. 현재 주소 오프셋을 정의하는 "address_map.h"라는 포함 파일을 사
    design-patterns fpga system-verilog 2013-08-20

    1열

    1답변

    Quartus II를 사용하여 .txt 파일을 FPGA에로드 하시겠습니까?

    저는 FPGA를 처음 사용하고 있으며 현재 하드웨어 프로젝트를 위해 Altera DE-1 보드와 Quartus II 소프트웨어를 사용하고 있습니다. 그래서 여기 내 질문입니다, 나는 0과 1의 바이너리 이미지 데이터가있는 .txt 파일을 가지고 있으며, 더 많은 계산을 위해 FPGA의 레지스터에이 데이터를로드하는 가장 좋은 방법은 무엇입니까? SDRAM을
    verilog fpga altera quartus 2013-08-22

    0열

    1답변

    NDIS를 사용하여 데이터 전송

    이더넷을 사용하여 매우 빠른 데이터 전송을 원할 때 펌웨어로 작업하고 있습니다. 나는 그들이 가벼운 무게 인터넷 프로토콜 (LWIP)을 사용하여 데이터 전송을위한 디자인을 제안한다고 말하는 FPGA 포럼의 도움을 받았다. NDIS를 사용하여 데이터를 전송하는 것과 어떻게 다른가요? 네트워크 가이드에 Visual C++ 응용 프로그램 인터페이스를 연결하고 데
    visual-c++ fpga ndis raw-ethernet 2013-08-28
최근 질문