fpga

    -1열

    1답변

    게시물 합성 시뮬레이션에서 잘못된 결과 얻기

    매트릭스 변환에 대한 코드를 VHDL에 쓰고 있습니다. 행주기 및 매 클럭주기마다 행렬의 한 요소에 입력을하고 있습니다. 그 후에 데이터를 열 주 형식으로 저장합니다. 각 클록 사이클마다 요소별로 coloumn major format 요소의 데이터를 출력합니다. 코드는 제대로 시뮬레이션되지만 포스트 합성 결과가 없습니다 아래와 같이 바로 사람이 PLZ 그것
    vhdl fpga synthesis 2013-05-18

    -2열

    2답변

    부동 소수점을 고정 소수점으로 변환하기위한 VHDL 코드?

    부동 소수점 변수를 부동 소수점으로 변환하려면 정수 & 부동 소수점 수식을 풀고 싶습니다. 아무도 도와 줄 수 있습니까?
    vhdl fpga hdl 2013-05-19

    1열

    1답변

    uClinux를 Altera DE2-115에서 실행할 수 있습니까?

    내 FPGA (Altera DE2 및 DE2-115)를 사용하는 흥미로운 방법을 찾고 있는데 uClinux에는 DE2-115의 일부 파일이 포함되어 있지만 배포 방법에는 설명서가 없습니다. DE2-115에서 Linux를 실행하지 않는 경우 DE2-115 디렉토리의 파일을 어떻게 사용합니까?
    fpga altera uclinux nios 2013-05-20

    3열

    1답변

    배열을 텍스트 파일에 쓰는 방법? VHDL 코드

    결과를 시도 할 때 이미지 배열을 텍스트 파일에 쓰고 싶습니다. 결과는 모든 값을 포함하는 하나의 열입니다.
    vhdl fpga hdl 2013-05-20

    0열

    2답변

    Verilog에서 매개 변수화 된 네트 너비

    가능한가요? parameter width; wire[width-1] a_net = (width)'b0; I는 기본적 오른쪽의 폭을 제어하기 위해 변수가 필요하다. 나는 이것을 parameter width at the beginning of the file을 변경해야하는 테스트 벤치에서 사용할 계획이며,이 매개 변수는 그 밖의 모든 발생에서 넷 너비를 'a_
    verilog fpga hdl 2013-05-23

    0열

    3답변

    자일링스/모델 림을위한 합성/시뮬레이션에 기반한 컴파일러 지시어의 자동 플래그?

    필자는 자일링스 FPGA로 합성하고 Modelim에서 시뮬레이션하는 대형 Verilog 프로젝트를 가지고있다. 저 모듈의 한 버전을 시뮬레이트하고 다른 모듈을 합성하고자하는 몇 가지 모듈이 있습니다. 예를 들어 몇 밀리 초를 계산하는 매개 변수화 된 재설정 디버거가 있습니다. 분명히 시뮬레이션을 위해서 이것은 귀찮습니다. 그래서 시뮬레이션하기 전에 디버깅
    simulation verilog fpga xilinx modelsim 2013-05-24

    0열

    1답변

    ISR 내에서 PCIe 읽기 쓰기

    리눅스 PCIe 드라이버를 수정하여 FPGA PCIe 코어와 함께 작동합니다. 내 드라이버 코드 내에서 PCIe 읽기 쓰기가 작동하도록하려면 pci_set_master (dev)를 사용하십시오. ARM DMA를 사용하는 대신 PCIe 전송을 수행하기 위해 altera SG-DMA를 사용하고 있습니다. 전송을 시작하려면 FPGA DMA에 활성화 비트를 기록해
    linux fpga interrupt-handling dma pci-e 2013-06-04

    0열

    1답변

    여러 USB 주변 장치를 FPGA에 연결

    USB 주변 장치를 FPGA에 연결하고 싶습니다. 기본적으로 FPGA는 USB 호스트처럼 동작해야합니다. USB 보드를 지원하는 FPGA 보드가있어 한 번에 여러 개 (최대 4 개)의 USB 주변 장치를 연결할 수 있습니다. Spartan 6을 기반으로하는 Digilent Nexys3 fpga가 있습니다. USB 장치 (키보드 또는 마우스)를 하나만 지원합
    usb fpga libusb peripherals 2013-06-06

    3열

    2답변

    FPGA를 배우려면 속도를 올리시겠습니까?

    저는 FPGA 개발을 배우는 데 매우 흥미가 있습니다. 여기서 "FPGA 시작하기"질문과 인터넷의 다른 자습서 및 리소스를 발견했습니다. 하지만 저는 FPGA를 가속기로 사용하는 것에 주로 관심이 있습니다. 실제로 어떤 디바이스가 데스크톱 CPU보다 속도를 향상 시킬지 알 수 없습니다 (최근 i7). 현재 셀룰러 오토마타 (신경망 및 에이전트 기반 모델링과
    fpga 2013-06-10

    0열

    1답변

    Verilog 오래된 값 문제

    FPGA 보드 (Spartan 3E 스타터 키트)에서 5 단계 파이프 라인 Mips Cpu 구현이 거의 완료되었습니다. 그러나 하나의 모듈에는 중대한 문제가 있습니다. 이 문제는 mMdule이 입력 신호에서 데이터를 가져 오는 경우 모듈이을 가져옵니다. 그 모듈은 CPU의 가장 중요한 부분 인 레지스터입니다. screenshot http://cfile8.u
    verilog fpga xilinx 2013-06-11
최근 질문