fpga

    0열

    1답변

    4 개의 2 비트 비교기로 8 비트 비교기를 만드는 방법은 무엇입니까?

    자일링스 ISE Project Navigator에서 8 비트 비교기를 설계하고 있습니다. 필자의 목표는 그림과 같이 4 개의 2 비트 비교기를 추가하는 것입니다. 입력은 처음 8 비트가 숫자 A이고 두 번째 숫자 B (SW (15 : 8) -> A; SW (7 : 0) -> B) 인 16 비트 리터럴입니다. 두 개의 입력 BTN0과 BTN1이 있습니다. 첫
    comparator fpga xilinx 2013-03-08

    2열

    1답변

    GPU 나 FPGA에서 비디오 메모리를 순환 버퍼로 사용하고 있습니까?

    원형 버퍼는 이미지를 창에 표시합니다. 디스플레이 용 버퍼 읽기/쓰기에는 다소 시간이 걸리기 때문에 순환 버퍼로 GPU 비디오 메모리 또는 FPGA VGA SRAM을 사용하는 방법에 대한 기사를 읽었습니다. 그러나 내가 볼 수있는 한 가지 문제점은 해당 비디오 메모리 (포인터)를 MFC 또는 Qt와 같은 UI API에 전달하는 쉬운 방법이 없다는 것입니다.
    gpu fpga 2013-02-08

    0열

    2답변

    왜이 의사 난수 생성기 (LFSR)의 출력을 예측할 수 있습니까?

    최근 하드웨어에서 난수를 생성하는 방법과 LFSR을 사용하라는 요청을 받았습니다. 무작위이지만 일정한 값 후에 반복됩니다. 생성 된 난수가 너무 예측 가능하기 때문에 다음 값을 쉽게 추측 할 수 있습니다. 다음 "랜덤"번호가 자신의 +1과 이전 번호를 추가하여 추측 할 수 예를 들어 아래의 시뮬레이션을 확인한다. 누군가 정상인지 예상 할 수 있는지 확인하십
    hardware verilog fpga hdl 2013-02-10

    2열

    2답변

    VHDL LFSR FPGA 보드 SMA 커넥터를 통한 출력

    최근 학교에서 FPGA 프로젝트 작업을 시작한 적이 있습니다. 전에 VHDL로 작업 해 본 적이 없으므로 프로그램을 함께 사용하기 위해 최선을 다했습니다. 전반적으로, 제 목표는 prbs 또는 LFSR을 무작위로 생성하는 것입니다. 내 vhdl 코드는 자일링스 ISE 소프트웨어에서 체크 아웃하고 테스트 벤치에서 잘 실행되지만 보드에 프로젝트를 플래시하고 보
    vhdl fpga xilinx 2013-02-16

    1열

    1답변

    Verilog : 구문 분석 오류

    현재 Verilog를 사용하여 난수 생성을하고 있습니다. 소스는 선형 피드백 시프트 레지스터를 사용하는 것이 MSB를 무작위 화하는 최상의 방법 중 하나임을 지적했습니다. 그래서 나는 LFSR을 코딩하고 테스트 벤치하기로 결정했다. module lfsr_counter(clk, reset, ce, lfsr_done); input clk, reset, ce
    verilog fpga electronics 2013-02-23

    9열

    1답변

    Ubuntu에서 Xilinx ISE Web Pack을 시작하는 방법은 무엇입니까?

    Ubuntu 12.10에 Xilinx ISE Web Pack 14.4를 다운로드하고 성공적으로 설치했지만 시작할 수 없습니다.
    fpga xilinx 2013-02-27

    0열

    2답변

    어떻게 논리 세포의 수와 MLUTS이 그림을보고에서 그래서

    을 결정하기 위해, 나는이 답변으로 온 방법을 알아 내려고 노력하고 있어요? 누군가 나에게 설명 할 수 있을까요? 가) 레지스터 R0 ~ R2는 총 32 논리 셀을 필요로하며, 각 셀은 시프트 레지스터에서 동작하는 1 MLUT를 사용하여 3 단 시프트 레지스터를 구현합니다. 방법. B) R3은 각각 RC 덧셈기를 구현하는 32 개의 논리 셀을 필요로하며,
    vhdl fpga hdl 2013-03-03

    0열

    1답변

    큰 바이너리 파일을 pendrive를 통해 직접 FPGA 입력으로 가져 오려고합니다.

    파일 크기가 약 10GB 인 이진 파일이며 컴퓨터를 통해 데이터를 읽음으로써 데이터를 보내지 않습니다. 그것을 할 수있는 방법이 있습니까? 나는 아직 FPGA 보드를 구입하지 않았다. 그래서 어떤 보드가 그런 작업을하는 것이 더 좋을까요?
    large-files fpga usb-drive 2013-03-05

    2열

    2답변

    Verilog를 이용한 AES 암호화

    그래서 이번 학기에 FPGA에 대해 배웠습니다. 필자는 기술을 테스트하기 위해 오래된 AES의 FPGA 구현을 사용하여 파일을 암호화하고 해독하는 프로젝트를 시작했습니다. 이제 Verilog를 사용하는 AES의 구현은 굉장히 많이 수행되었으며, 필자는이 코드를 http://opencores.org/project,systemcaes에 사용했다. Verilog
    aes verilog fpga 2013-03-08

    2열

    3답변

    래치를 피할 수 없으면 어떻게해야합니까?

    하드웨어 및 Verilog 코딩에서 래치가 눈살을 찌푸리게한다는 것을 알고 있습니다. 하지만 때로는 걸레를 피할 수없는 경우가 종종 있습니다. 예를 들어, 다음 두 경우에 해당합니다. always @ (*) begin random_next = random; //default state stays the same count_next_r =
    hardware verilog fpga xilinx 2013-03-10
최근 질문