나는 Cyclone II fpga를 가지고 있으며 카메라에 붙어 있습니다 .Fisrtly ı 카메라에서 캡처를하고 싶습니다.이 캡처가 FPGA로 전달되고 ı이 캡처를 가져 가고 싶습니다. 직렬 포트. 당신이 나에게 어떻게 할 수있는 아이디어를 주거나 이것에 대한 예제 코드가있다. 나는 Verilog와 함께 일하고있다. 도움을 덕분에 ...
저는 스파르탄 6 FPGA 평가 키트를 사용하는 프로젝트 작업을하고 있습니다. 내가 겪고있는 문제는 CF 카드의 디렉토리를 변경하려고 할 때 소프트웨어가 작업 스택을 빌드 할 수 없다는 것입니다. 디렉토리는 "a : \\ setup"이며 sysace_chdir (const char * path) 함수에 전달됩니다. 문제를 디버그하기 위해 일부 인쇄 코드를
나는 컴파일하지만 난 그것을 합성 할 때 나는 synthesization을 의미 박히면서 결코 끝나지 내가 콘솔에있는 VHDL 코드의 조각이 있습니다 엔티티 분석을 라이브러리 작업 (아키텍처)의 해석자. 왜 그런지 이해하려고했지만 그럴 수 없습니다. 내가 아는 전부는 만약 내가 줄을 CPT_PAN <= CPT_PAN - 1; 다음 갑자기 내가 합성 수 있습
나는 K.I.T.T.에 대한 VHDL 코드를 작성하려고합니다. FPGA LED에 스캐너,하지만 난이 코드를 변경해야합니다. with state select
led1 <= '1' when forward1,
'0' when others;
with state select
led2 <= '1' when forward
일시적 멀티플렉싱을 구현하여 7 세그먼트 디스플레이를 4 자리로 구동하려고합니다 : 장치에는 7 개의 데이터 다리와 4 개의 애노드가 있으므로 4 개를 표시하려면 다른 숫자를 사용하려면 먼저 양극을 0001으로 설정하고 데이터 다리를 세그먼트에 설정해야합니다. 그런 다음 잠시 후 양극을 0010으로 설정하고 데이터 다리를 업데이트하십시오. 등등. 캔자스 라
나는 VHDL을 처음 사용하고 있으며 인터넷을 검색 한 결과 나에게 도움이되는 자료를 찾지 못했습니다! I는 (! 32 개 요소) 배열의 요소를 추가하는 것을 시도하고, 그래서 단지 예들 < = S (0) +는 S (1) +는 (S) (3) ... S 대 물품 캔트 (5) + .... s (32) 어떻게 그런 계산을 일반화 할 수 있습니까 ?? 또는 내가
FPGA 용 입력을 작성 중이며 dsp가 vhdl의 이중 포트 메모리 공유 dpram 컨트롤과 상호 작용해야합니다. 외부 I/O는 SPI 버스의 한 쪽에서 fpag에 연결되어 dsp와 통신하고 다른쪽에는 dsp에 연결된 카메라가 있습니다. 그래서 내 intrups는 Havinf FIFO가 리셋 될 때마다 FSM이 dsp로 interrpts를 읽고 쓰는 것과
원을 어떻게 VHDL로 그릴 수 있습니까? my BDF design 암 ,지, 빨간색 원 ~ 100px 반경을 그릴 필요가 있습니다. 나는 어떤 벡터를 사용해야한다고 생각하지만 어떻게? entity VGAFrameTest is
port( yrow, xcolumn : in unsigned(9 downto 0); -- row and column number
VHDL을 처음 사용합니다. 데이터 필터링을 수행하는 모듈을 작성해야합니다. 내 모듈 구조는 다음과 같습니다 a_rst - async reset
clk - clock
s_rst - sync reset
valid_in - 0 - no data, 1 - where is data
data_in - [7 downto 0]
출력 신호 : 내 모듈의 dat