나는 32 비트 길이의 2000 데이터를 가지고 있습니다. 나는이 데이터를 시스템에서 스파르탄 3E 키트로 인터페이스하고 싶습니다. 저는 RS 232를 사용하여 스파르탄 3E 키트에 데이터를 인터페이스 할 수 있다고 생각합니다. PC에서 스파르탄 3E 키트로 데이터를 연결하는 방법을 알고 있다면 대답하십시오. 또한 스파르탄 3E 키트에 데이터를 연결하기 위
vhdl을 사용하여 8 비트 숫자의 배열을 정렬하려고합니다. 지연을 최적화하는 방법과 하드웨어를 적게 사용하는 방법을 찾으려고합니다. 배열의 크기는 고정되어 있습니다. 그러나 나는 또한 기능을 가변 길이로 확장하는 데 관심이있다. 방법 녹색 병렬 Bathcher 정렬 반 Vorris 정렬 이 최고의 일을 할 것입니다 : 는 지금까지 3 알고리즘을 통해 왔어
저는 VHDL과 XILINX ISE를 처음 사용했습니다. 나는 자일링스 ISE 버전 13.2를 사용한다. 나는 다음과 같은 입력이 매우 간단한 카운터 설계 할 : 방향을 카운트 카운트 입력이 버튼에 할당 내가 계산하는 카운터를 원하는 것 버튼을 누를 때 방향 입력에 따라 위 또는 아래로 움직입니다. 이 전에 샘플 VHDL을 작성했습니다. 그것은 클럭 입력을
나는 내 vhdl 코드에 시계가 있지만 사용하지 않는다. 단지 하나의 구성 요소가 끝나고 출력을 얻을 때 내 프로세스가 단지 핸드 셰이크에 의존하기 때문에이 출력은 내 FSM의 감도 목록에있다. 그리고 나서 다음 구성 요소에 대한 입력이됩니다. 물론 출력도 내 FSM의 감도 목록에 있습니다 (구성 요소가 언제 계산을 완료하는지 알 수 있도록). 이 방법이
스파르탄 6 FPGA에 배치 할 VHDL 프로젝트에서 작업하고 있습니다. 코드가 준비되었지만 FPGA로 가져 오는 방법을 잘 모르겠습니다. 다른 프로젝트에 액세스 할 수 있으며이 프로젝트에는 Microblaze 프로세서 (.xmp) 파일과 모든 "NET"인터페이스를 정의하는 ucf 파일이 있다는 것을 알게되었습니다. 결국 FPGA 및 애드온 보드 커넥터를
FPGA에서 "임의 파형 발생기"를 만들고 있습니다. 현재, 나는 FPGA를 사용하여 "sinc"웨이브를 생성하는 중이다 [Verilog 사용]. 고정 주파수의 경우 ROM에서 LUT를 사용하여 sinc를 만들 수 있지만 사용자 정의 주파수의 sinc를 생성하는 옵션을 제공해야합니다. 그래서, 어떤 좋은 생각을하는 방법 ??? 도움을 주시면 감사하겠습니다.
내 분석은 어셈블리가 중단 된 스레드의 스택 포인터를 배열에 저장한다는 것입니다. 그 맞습니까? ldw r4,0(sp) # POP r4
addi sp,sp,4
#
# This comment marks the end of the code for printing a nice message.
# Now comes other code, which
VHDL에서 process의 모든 단계가 순차적으로 실행되지만 FPGA가 순차적으로 단계를 실행할 수있는 방법이 궁금합니다. 순차적 인 할당, 함수 및 유사 항목이 FPGA에서 어떻게 생성되는지 매우 혼란 스럽습니다. process(d, clk)
begin
if(rising_edge(clk)) then
q <= d;
else
:이 모든 변수 할당 위의 예를 들어 if(rising_edge(clk)) then
temp(0):="001";
temp(1):="011";
temp(2):="101";
temp(3):="000";
temp(0):=temp(3)xor temp(5);
end if
꽤 비실 1 클럭 사이클에서 수행 될 것이다.