microblaze 자일링스 13.1에서 UART를 구현 중입니다. 내가 VHDL에서 자일링스 ipcore를 사용하여 구현 FIFO에 rx 값을 저장하고 싶습니다. 나는 내 VHDL 코드에서 FIFO를 구현 한이 같은 수신 바이트, while(1) {
Recvd_Byte = XUartLite_RecvByte(0x40600000);
}
을 얻었
내가 가지고있는 VHDL 디자인을 합성하려고하면 다소 이상한 경고가 나타납니다. 나는 테트리스를 구축하려고하고 그래서 내 모델 개체는 다음과 같은 유형의 정의가 : constant PAIR_WIDTH: natural := 6;
type pair_type is
record
x, y: signed(PAIR_WIDTH - 1 downto 0
이 전체 가산 코드에 대해 어떻게 테스트 벤치를 만들 수 있습니까? 나는 초보자이며 어떤 도움을 주셔서 감사합니다. library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Full_Adder is
PORT(a , b , C_In : IN STD_LOGIC; S,C_Out : OUT STD_LOGIC);
end
AES 암호화 알고리즘 용 VHDL 코드를 작성 중이므로 128 비트 데이터를 암호화하여 1 비트 입력 핀을 사용해야했습니다. 128 비트 데이터의 경우 case 문과 함께 128 클럭 사이클을 사용했습니다. 코드의 올바른 작동을 확인하기 위해 테스트 벤치를 작성해야합니다. 테스트 벤치에서 서로 다른 클럭 사이클에서 128 비트의 데이터를 쓰는 법. 비트에
자일링스의 Zynq-7 시리즈 나 관련 디바이스, 호스트 C 프로그램 (SoC가 아닌)에서 FPGA (PL)를 프로그래밍하는 효율적인 방법을 아는 사람이 있는지 궁금하다. 호스트 PC). 내 프로그램에서 사용/포함 할 수있는 자일링스 API가 있습니까? 필자가 지금 생각하고있는 유일한 방법은 Impact를 통해 명령 줄 프로그래밍을 호출하는 것입니다. 기본
암 트러스트 존 (TrustZone), zynq-zc706 안녕, 나는 자일링스 Zynq zc706 보드에 트러스트 존 (TrustZone)을 사용하려고합니다. 많은 시도 후에도 여전히 성공하지 못했습니다. 아무도 그 옵션을 어떻게 든 활성화해야합니까? TrustZone 구현을위한 opensource 솔루션 (openvirtualization.org의 si
zedboard 용 XAP1167 포트로 작업하려했습니다. 그것은 성공적으로 zedboard에서 나를 위해 일했습니다. 그러나 하드웨어 구현이 어떻게 이루어 졌는지 이해할 수 없습니다! 'sw/sobel_cmd/src'폴더에서 sobel 필터의 소프트웨어 구현이 제공되는 c 프로그램 파일을 얻습니다. 하지만 HW 구현에 사용 된 임 플레멘 테이션 방법을 이
병렬로 작동하는 몇 가지 프로세스를 구현해야합니다. 나는 VHDL에 매우 익숙하지 않고 엔티티없이 아키텍처를 만드는 방법을 알아낼 수 없습니까? 건축을위한 엔티티가 정말로 필요한가요? 또는 그렇게하는 또 다른 방법이 architecture_test architecture architecture_test of ????? is
shared variable t
나는 8 개의 함수 인 ralu 내에서 alu를 만들 필요가 있지만 "ralu"에 대한 동작 모델을 시뮬레이트하려고하면 X (출력)와 Z (입력)가 모두 생깁니다. 내가 도대체 뭘 잘못하고있는 겁니까? module alu(
input [3:0] op1,
input [3:0] op2,
input [2:0] func,