xilinx

    0열

    1답변

    명령 줄에서만 자일링스 프로젝트를 빌드하지 못했습니다.

    자일링스 프로젝트 용 빌드 서버를 생성해야합니다. 이 프로젝트의 개발자는 빌드를 수행하기 위해 수작업으로 수행하는 단계를 제공했으며, 그 작업은 정상적으로 수행되었습니다. 이제 빌드를 명령 줄을 통해 수행하려고하므로 빌드를 수행 할 스크립트를 설정할 수 있습니다. 내 이해에서, 명령 : ECLIPSECPATH \ eclipsec.exe -nosplash -
    eclipse command-line build xilinx 2017-01-16

    0열

    1답변

    FFT 및 FIFO 연결

    FPGA 및 자일링스 FFT 코어를 아는 사람이 있다면 누구에게 물어보고 싶습니다. 내 FPGA 보드에이 코어를 구현하려고하는데 FIFO 메모리에 연결하여 코어에 대한 좋은 동기화를 만들고 싶습니다. 내 질문에 대한이 FIFO를 FFT와 연결하는 것입니다, 예를 들어 아래 그림과 같이 FIFO의 출력 포트를 직접 FFT 입력 포트에 연결할 수 있습니까? 그
    verilog fft xilinx 2017-01-23

    -1열

    1답변

    mem_test.bat 파일이 실행되지 않습니다

    자일링스 ISE 14.7 코어 생성기에서 설계도를 설계하는 중이고 도움이 필요한 약간의 문제가 발생했습니다. 메모리 편집기 응용 프로그램을 실행하고 .coe 파일을 생성하려면 mem_edit.bat 파일을 실행해야합니다. 파일을 실행할 때마다 명령 프롬프트를 실행하지 않고 화면에 깜박입니다. 메모리 테스트를 실행하려면 mem_edit.bat을 어떻게 실행해
    hardware fpga xilinx 2017-01-26

    0열

    1답변

    활용도 보고서에서 내 디자인에 사용 된 총 조각 수

    자일링스 vivado를 사용하여 디자인을 구현했습니다. 내 디자인에 사용 된 총 조각 수를 알고 싶습니다. 슬라이스 LUT = 1,639 슬라이스 레지스터 = 3352 슬라이스 = 734 SLICEM = 195 SLICEL = 539 LUT AS를 다음과 같이 내 자원 활용은 MEMORY = 49 시프트 레지스터로 LUT = 49FF 쌍으로 5, LUT =
    design xilinx 2017-02-01

    -1열

    1답변

    VHDL - XILINX CORDIC 알고리즘

    VHDL에서 arctan을 계산해야합니다. 이를 위해 Cilinx IP 코어 "Cordic V4.0"을 사용할 것입니다. 아니오 I've은 아크 탄젠트 계산 -1 내 값 1이 2^32 비트 (정수의 범위를 갖도록 입력 값을 필요로하는 판독 https://www.xilinx.com/support/documentation/ip_documentation/cord
    vhdl xilinx cordic 2017-02-06

    1열

    2답변

    자일링스 ISE - 최대 주파수가 잘못 되었습니까?

    저는 ISE에서 간단한 Ripple Carry Adder를 설계했으며 FPGA 용으로 합성 한 후 "최대 조합 경로 지연"은 약 15ns라고합니다. 그런 다음 RCA 인스턴스가 포함 된 Robertson 곱셈기 (순차 회로)를 설계했습니다. 보고서에 따르면 "최대 조합 경로 지연"은 약 7.5ns이고 최대 주파수는 약 130MHz입니다. 내 질문은 :이 숫
    frequency fpga clock xilinx xilinx-ise 2017-02-08

    1열

    1답변

    VHDL - 아키텍처 헤더에서만 사용되는 함수가 FPGA 로직을 사용합니까?

    그래서 같은 일부 코드가있는 경우 : ... architecture behaviour of ExampleEntity is -- type definitions type Matrix is array(0 to 1,0 to 1) of signed(NumOfBitsForSignals_1 downto 0); -- function def
    compilation vhdl fpga xilinx 2017-02-16

    6열

    1답변

    작업에 대한 freeRTOS 스케줄링 설정

    현재 내 Microzed 보드에서 작동하는 freeRTOS가 있습니다. Xilinx SDK를 소프트웨어 플랫폼으로 사용하고 있으며 지금까지는 작업을 만들고 우선 순위를 지정할 수있었습니다. 각 작업에 고정 된 시간을 할당 할 수 있는지 궁금해서 예를 들어 100 밀리 초 후에 내 스케줄러가 다음 작업으로 전환합니다. 그래서 각 작업에 대해 고정 된 실행 시
    scheduling xilinx freertos 2017-02-19

    0열

    1답변

    FPGA를 이용한 다용도 IO 솔루션

    CAN- 버스 네트워크에서 산업 제어 시스템 용 IO 모듈을 설계해야합니다. IO 핀 (10-40 핀)은 디지털 및 아날로그 입출력 모두 다목적이어야합니다. Modbus RTU, modbus TCP, DALI 등 (아날로그 입력 최대 7 채널) 이 옵션들은 모두 다른 하드웨어를 필요로한다는 것을 알고 있습니다. 갈바닉 아이솔레이션 또는 다른 전압 레벨 등.
    io fpga xilinx altera adc 2017-02-22

    1열

    1답변

    Yocto u-boot 사용자 지정 명령

    Yocto 설치에서 u-boot에 사용자 지정 명령을 추가하는 올바른 방법은 무엇입니까? (현재 Petalinux 2016.4는 Xilinx에서 사용하고 있습니까?) u-boot의 컴파일에 포함되도록 recipe/patch를 통해 관련 소스 파일을 u-boot 소스에 추가해야합니까? 개발 중에 더 빨리 돌아서려면 더 좋은 방법이 있습니까? u-boot/bo
    xilinx yocto u-boot openembedded petalinux 2017-02-23
최근 질문