Zynq PL의 맞춤 I2S 컨트롤러로 PCM 스트림을 전송하기 위해 Zynq-7000 기반 플랫폼에서 DMA 엔진을 사용하려고합니다. 내 I2S 컨트롤러는 외부 앰프와 인터페이스합니다. AXI-DMA 컨트롤러를 통해 DMA를 사용하고 싶습니다. 현재 내 데이터 경로입니다 : 저는 Zynq PS에서 Linux 4.10 커널을 사용하고 있습니다. 리눅스 AS
FA FA9(.in0(CSA10[0]), .in1(CSA11[0]), .carry_in(CSA12[0]), .sum(CSA20[0]), carry_out(CSA20[1]));
위의 코드 줄에서 "포트 연결을 순서대로 정렬 할 수 없습니다"라는 오류 메시지가 나타납니다. 모든 CSA는 와이어 [1 : 0] CSA11, CSA12 등으로 선언됩니다. 사용중
안녕하세요, 저는 Verilog 프로그램을 자일링스에서 작성 중이며 테스트 벤치로 작업 할 수 없습니다. module Lab3(
input u,
input clk,
input clrn,
output wire a,b,c,d,e,f,g
);
wire dff3_combo;
wire q_to_q;
Windows 10 컴퓨터에서 BASYS 3 보드 (ARTIX7 FPGA)로 데이터를 보내야하는 프로젝트가 있습니다. UART를 사용합니다. 전송할 데이터는 PuTTY 시리얼 콘솔에 입력됩니다. 테스트 목적으로 보드에 8 개의 LED를 사용하여 수신 된 데이터를 표시하기로 결정했습니다. 나는 Vivado 2016.4를 사용하고 있습니다. 내가 가지고있는 문
이 프로그램은 5로 계산되는 7 세그먼트 LED가있는 유한 상태 시스템을 나타냅니다. 활성 하이 대신 액티브 로우를 사용해야하지만이 작업을 수행하는 방법은 확실하지 않습니다. 나는 또한 테스트 벤치가 포함되어 있습니다. 나는 항상 시계문을 사용하는 것이 더 나을 것이라는 것을 알고 있지만 나중에 처리 할 수 있습니다. `timescale 1ns/1ps
FPGA 컴파일에 문제가 있습니다. Windows 7 운영 체제 의 LabVIEW 2015 SP1 (32 비트), 의 LabVIEW 2015 SP1의 FPGA 모듈, : 내가 설치 한 9602. 싱글 보드 리오를 사용하고 LabVIEW 2015 sp1 리얼 타임 모듈 NI CompactRIO를 16.0- NI의 CompactRIO 디바이스 드라이버 의 La
저는 개인 프로젝트 용 소프트웨어를 테스트하기 위해 QEMU를 사용하고 있으며 프로그램이 메모리에 쓸 때마다 알고 싶습니다. 가장 좋은 해결책은 메모리에 쓰기를 담당하는 파일에 print 문을 수동으로 추가하는 것입니다. QEMU를 작성하고 파일을 다시 작성해야합니다. 하지만 QMP를 통해 JSON 명령을 사용하여 QEMU를 조작했습니다.이 명령의 전체 목
자일링스에서 다음 코드를 실행하려고하는데 여러 오류가 발생합니다. 코드 : Library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
use work.rng.all;
entity mutation is
port
저는 실제로 FPGA에서 구현 한 MicroBlaze 마이크로 컨트롤러 시스템을 연구 중입니다. 하지만이 MCU의 작동 원리를 알고 싶습니다. 이제이 블록도를 고려해 보자 MicroBlaze MCS block diagram 우리는 상기 프로세서는 BRAM 모듈로 32 비트의 2 개 버스 불구 연결임을 알 수있다. 이 버스 중 하나는 ILMB (명령어 로컬