xilinx

    2열

    1답변

    Zynq-7000을 골라 낼 수 있습니까

    저는 Zynq-7000의 ARM 코어에 리눅스를 사용하고 싶습니다. 그러나 질문이 있습니다 : printk 대신 IDE에서 커널을 단일 단계 디버그 할 수 있습니까? 하드 ARM 코어가 커널에 단일 단계를 허용하고 모든 레지스터, 플래그, pc를 노출합니까?
    linux debugging arm xilinx zynq 2013-03-16

    1열

    2답변

    특정 주파수 Verilog에서 핀 강제

    나는이 답변을 찾고 있지만 아무 소용이 시도했다. 내 코드를 다시 합성 할 때 문제가 생겼고 클럭 문제로 인한 것으로 의심된다. DCM을 사용하여 외부 크리스털 발진기에 25MHz ~ 50MHz를 곱합니다. 그러나이 툴은 외부의 물리적 구성 요소이기 때문에 수정 오실레이터가 실제로 어떤 주파수인지 알 수 없을 것이라고 생각합니다. 내 코드는 다음과 같습니다
    verilog clock xilinx 2013-03-18

    1열

    1답변

    시뮬레이터의 입력이 잘못되었습니다.

    Verilog에서 프로그램 용 테스트 벤치를 작성했습니다. 이상한 문제는 시뮬레이터가 내가 입력으로 제공 한 것에 비해 완전히 다른 입력을 보여주는 것입니다. 따라서 출력도 영향을받습니다. 왜 이런 일이 일어나는 걸까요? 자일링스의 코드를 테스트하고있다. 여기 내 입력이 1,010,101 시뮬레이터가 표시되고있는 것을 시뮬레이터 여기 0,110,101 mo
    verilog xilinx hdl 2013-03-18

    0열

    2답변

    VHDL과 자일링스를 이용한 푸시 버튼 스위치 설계 카운터

    저는 VHDL과 XILINX ISE를 처음 사용했습니다. 나는 자일링스 ISE 버전 13.2를 사용한다. 나는 다음과 같은 입력이 매우 간단한 카운터 설계 할 : 방향을 카운트 카운트 입력이 버튼에 할당 내가 계산하는 카운터를 원하는 것 버튼을 누를 때 방향 입력에 따라 위 또는 아래로 움직입니다. 이 전에 샘플 VHDL을 작성했습니다. 그것은 클럭 입력을
    vhdl fpga xilinx spartan 2013-03-18

    1열

    2답변

    스파르탄 6 FPGA에 VHDL 프로젝트를 삽입하는 방법

    스파르탄 6 FPGA에 배치 할 VHDL 프로젝트에서 작업하고 있습니다. 코드가 준비되었지만 FPGA로 가져 오는 방법을 잘 모르겠습니다. 다른 프로젝트에 액세스 할 수 있으며이 프로젝트에는 Microblaze 프로세서 (.xmp) 파일과 모든 "NET"인터페이스를 정의하는 ucf 파일이 있다는 것을 알게되었습니다. 결국 FPGA 및 애드온 보드 커넥터를
    vhdl fpga xilinx spartan 2013-03-21

    0열

    1답변

    Verilog를 사용하여 sinc wave를 생성하는 방법

    FPGA에서 "임의 파형 발생기"를 만들고 있습니다. 현재, 나는 FPGA를 사용하여 "sinc"웨이브를 생성하는 중이다 [Verilog 사용]. 고정 주파수의 경우 ROM에서 LUT를 사용하여 sinc를 만들 수 있지만 사용자 정의 주파수의 sinc를 생성하는 옵션을 제공해야합니다. 그래서, 어떤 좋은 생각을하는 방법 ??? 도움을 주시면 감사하겠습니다.
    verilog fpga xilinx 2013-03-22

    0열

    1답변

    전선이 RTL에 연결되어 있지 않습니다.

    몇 가지 이상한 문제가 있습니다. 일부 배선이 내 디자인에 연결되어 있지 않습니다. 간단한 레지스터 파일을 만들려고합니다. (자일링스 ISE를 사용하고 있습니다). 이 레지스터 파일에는 32 개의 레지스터가 있으며 각 레지스터는 32 비트 크기입니다. 레지스터 파일에는 선택 읽기 (병렬로 2 개의 판독)를위한 두 개의 MUX와 쓰기 선택을위한 디코더가 있습
    logic hardware vhdl xilinx digital-design 2013-03-28

    0열

    2답변

    GNU ld 링커 오류 "unknown relocation type 30"은 무엇을 의미합니까?

    동료는 내가 LD의 다음 버전을 사용하여 오늘이 이상한 오류로 실행 : $ mb-ld --version GNU ld (GNU Binutils) 2.21.53.20110813 Copyright 2011 Free Software Foundation, Inc. 이 자일링스 ISE 14.4 임베디드 개발 키트의 일부로 배포 마이크로 블레이즈 아키텍처를 지원
    ld xilinx microblaze 2013-04-02

    -2열

    1답변

    Verilog 도움. ISE에 따른 간단한 구문 오류. FSM을 베이시스 보드에 프로그래밍하는 중

    이 질문 유형이 이미 유감스럽게 생각한다면 죄송합니다. 나는 이것에 대한 도움을 지금 며칠 동안 찾고있었습니다. 매개 변수 라인 근처에서 오류가 발생했습니다. 오류 : HDLCompiler : 806 - 구문 오류가 ";"근처에 있습니다. 및 사례 근처 다른 오류 근처 (주) 구문 오류가 "(".하지만 난 구문과의없는 오류를 느끼고있다. `timescale
    verilog xilinx fsm 2013-04-03

    0열

    1답변

    홀드 타임 위반을 제거하는 방법 (자일링스 HDL)

    FPGA에서 DSO 컨트롤러를 구현하고 있는데 너무 많은 홀드 시간 위반 문제가있다. (지금까지 가장 좋은 결과는 P &이다. . 내 문제의 핵심은 ADC 샘플 데시 메이터에서 입력 된 FIFO 버퍼가 있고 동기 FT245 (60MHz)로 출력된다는 것입니다. 입력 데시 메 이터는 ADC 샘플 (150MHz)의 클록 주파수를 또한 나눈 2의 제곱 (예 :
    vhdl xilinx synthesis 2013-04-09
최근 질문