fpga

    -1열

    1답변

    내부 구성 요소가 실행되지 않는 이유

    그래서 VHDL로 계층 적 구성 요소를 만들었습니다. 현재 최상위 엔티티는 다음과 같습니다. library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; --This component takes 2 numbers written in scientific notation and returns
    vhdl fpga ghdl hardware-design sigasi-studio 2017-09-21

    0열

    1답변

    제거/다시 스캔 후 pci_enable_device()가 실패 함

    여기에 PCIe가 연결된 FPGA 장치와 드라이버가있는 Linux 4.4 (필자는 같은 방식으로 실패한 구형 커널에서 작업하곤했습니다) 및 자체 설계의 드라이버 . 이들은 정상적인 조건에서 잘 작동하지만, 이제는 핫 플러그 ​​조건에서 작동하도록 노력합니다. 이것은 실제 하드웨어 핫 플러그가 아니며, 내가 시도한 것은 보통 디바이스의 sysfs 디렉토리에있
    linux-kernel fpga pci pci-e 2017-09-28

    -2열

    1답변

    FPGA 모터 컨트롤

    NIOS II 소프트 프로세서가있는 FPGA 기반의 모터 컨트롤을 구현하려고합니다. TUV 및 IEC 61508 인증서 요구 사항을 충족하는 시스템이 필요합니다. 이중화 시스템을 사용하는 하나의 솔루션을 읽었지 만 어떻게 할 수 있는지 이해할 수 없었습니다. 및 리던던시 시스템은 물리적 하드웨어를 FPGA 추가 기능으로 추가해야합니까? 아니면 NIOS II
    fpga altera redundancy nios 2017-05-14

    0열

    1답변

    왜 PCI Express는 파이프 라인 전송 모드에서 높은 지연 시간을 겪었습니까?

    PCI Express (PCIE)를 통해 컴퓨터에 연결된 Arria V GX FPGA 스타터 키트를 사용했습니다. 키트에서는 파이프 라인 전송을 사용하여 직접 메모리 액세스 (DMA) 읽기/쓰기를 구현했습니다. DMA는 PC 메모리에서 데이터를 읽은 다음 PCIE를 통해 PC 메모리의 다른 영역에 기록합니다. 사용 된 IP는 구성이 Gen1 x8, 32 비
    fpga altera pci-e 2017-05-14

    0열

    1답변

    16bit RGB to 3bit RGB

    나는 이미지를 캡쳐 할 수있는 CMOS 카메라가 있으며, 캡쳐 한 이미지를 VGA 모니터에 표시하려고합니다. RRRGGGBBB와 마찬가지로 RGB 565 형식으로 CMOS 카메라에서 데이터를 수신합니다. 내가 FPGA를 VGA 커넥터 RGB (3) pins.how 우리가 단일 비트 RGB로 RGB 565 변환합니까?
    interface fpga vga 2017-10-13

    0열

    1답변

    Vivado 오류 : 활성 넷리스트가 내 디자인을 합성 할 때 최근에, 나는 Vivado에서 같은 오류와 함께 붙어있다

    제한 : 은 [공통 17-70]는 응용 프로그램 예외 : 활성 네트리스트의 수는 255 (제한을 초과) "제한"이란 무엇을 의미합니까? 소프트웨어의 한계입니까, 아니면 FPGA의 용량입니까? 그것을 피할 수있는 방법이 있습니까? 또는 넷리스트를 적게 사용하기 위해 모든 디자인을 변경해야합니까? 도움에 미리 감사합니다, 조르디
    limit fpga vivado netlist 2017-05-19

    0열

    1답변

    ISIM에서 DCM을 시뮬레이션 할 수있는 방법이 있습니까?

    실제 DCM 구현에서 잘 작동하는 다른 클록 출력을 가진 DCM을 가지고 있지만 자일링스 ISIM에서이 DCM을 시뮬레이션하는 동안 입력을 볼 수 없었다. ISIM 테스트 벤치에서 DCM을 시뮬레이션 할 수 있습니까? 어떤 트릭이 있습니까? 감사합니다.
    fpga xilinx test-bench 2017-10-18

    0열

    1답변

    다른 채널의 카운팅이 분기 및 점프

    저는 계산 모듈을 구현하려고합니다. 내 기본 설정 : 신호 생성기에 연결된 IO 포트에 연결된 2 개의 BNC 케이블과 판독을 위해 USB/UART를 통해 PC에 연결되는 FPGA (자일링스 Artix-35T가있는 Digilent의 Arty). 내 신호 발생기는 1 Hz에서 TTL 신호를 생성합니다. 이제 채널 1, 채널 2, 채널 1 및 2의 이벤트 수를
    verilog fpga system-verilog counting 2017-10-18

    1열

    1답변

    VHDL에서 "function"을 사용하여 동일한 계산에서 여러 변수를 반환하는 방법?

    여러 변수를 반환하는 함수에서 디코딩 코드를 구현하려고합니다. 두 고정 소수점 변수를 디코딩해야하고 FPGA에서 불충분 한 논리 오류가 발생하기 때문입니다. 그래서 우리는 C 언어 에서처럼 디코딩 코드를 수행해야합니다 -> 두 변수를 사용하여 함수를 두 번 호출하고 개별 숫자로 리턴하십시오. 이것이 가능한가요? 어떻게 할 수 있다면? 아니면 다른 방법이 있
    vhdl fpga 2017-09-07

    0열

    1답변

    Xilinx fpga - : PYNQ-Z1

    PYNQ-Z1에 연결하려고합니다. 문서에서 언급 한대로 각 단계를 정확하게 따라 왔지만 여전히 브라우저가 192.168.2.99:9090에 액세스하려고하면 페이지가 작동하지 않는다고 알려줍니다. 직접 연결을 사용하여 보드를 연결했습니다. 저는 mac을 사용하므로 dd 명령을 사용하여 SD 카드에 이미지를 작성했습니다. 완료 표시등이 켜져 있습니다. 네트워킹
    fpga xilinx 2017-09-15
최근 질문