UART (FPGA에 삽입 됨)를 통해 문자열을 보내고받는 드라이버를 작성하려고합니다. 다음은 UART 용 레지스터 맵의 그림입니다. 문자열을 보내는 함수를 작성할 수있었습니다. 상태 레지스터에서 전송 읽기 비트 (trdy)를 확인하고 설정되면 txdata 레지스터에 데이터를 저장합니다. #define UART_BASE 0x00021000
int put
ISE 14.7에서 UART를 통해 출력을 제공하기 위해 AXI 스트림 (ipcore가 값을 반복 함)을 가지려면 어떻게해야합니까? 프로젝트를 올바르게 설정하고 UART를 추가하고 mhs, ucf 파일 및 나머지 보난자를 설정했지만 AXI에서 출력 할 필요가있는 것이 무엇인지 알지 못합니다. UART. 아이디어가 있으십니까?
Verilog를 처음 사용하는데 문제가 있습니다. 나는 내가 잘못하고있는 것을하지 않는다. 나는 두 개의 모듈 (A와 B)을 가지고있다. 모듈 B는 어떤 처리를 수행하고 모듈 B의 출력 인 '데이터'레지스터에 값을 넣고 모듈 A의 입력으로 동작합니다. 모듈 A는 데이터의 값을 비교하고 모듈 B의 레지스터 '데이터'를 재설정하기위한 신호를 보냅니다. 데이터
고속 ADC에서 데이터 및 클럭을 수신하는 버텍스 6에서 소스 싱크로너스 수신기를 구현해야합니다. SERDES 모듈 들어, 기본적으로 들어오는 클럭, BUFIO 및 BUFR (권장)에 의해 버퍼 두 클럭이 필요합니다. 나는 나의 그림이 그 상황을 분명하게 바라기를 바란다. Clock distribution 내 문제는 내가 어떤 IOBs을 가지고 그들이 다른
FPGA 컴파일에 문제가 있습니다. Windows 7 운영 체제 의 LabVIEW 2015 SP1 (32 비트), 의 LabVIEW 2015 SP1의 FPGA 모듈, : 내가 설치 한 9602. 싱글 보드 리오를 사용하고 LabVIEW 2015 sp1 리얼 타임 모듈 NI CompactRIO를 16.0- NI의 CompactRIO 디바이스 드라이버 의 La
Xilinx Vivado와 함께 VHDL의 MIPS 형 CPU에서 작업하고 있습니다. 나는 이렇게 가고 내 BranchControl 모듈의 구성 요소를 가지고 : library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity BranchControl is
현재 ARM 코어 텍스 -A9 사용자 가이드가있는 DE0-Nano-SoC 컴퓨터 시스템 을 읽고 있습니다. 코드에 AC 코드가있어서 "* (MPcore_private_timer_ptr + 3)"의 "+ 3"이 무슨 뜻인지 이해하지 못합니다. ? while (1)
{
*HPS_GPIO1_ptr = HPS_LEDG; // turn on/off LEDG
w